

Desain dan Implementasi Sistem Pengamanan Komunikasi Suara Berbasis Enkripsi Frekuensi pada FPGA

Pengiriman Sekuens DTMF Satu Arah
5 - 12 Mei 2026

Tujuan

1. Memperbaiki validasi ***testbench*** yang telah dibuat berdasarkan simulasi **MATLAB** (*Golden Model*).

Aktivitas

Validasi *Testbench*

- Membuat skrip MATLAB untuk mengeluarkan sebuah fail teks (`audio_test.txt`) yang berisi deretan nilai heksadesimal 16-bit dari sinyal audio DTMF. Sinyal memuat sekuens nada lengkap: *flag* "#", *mark* "3", dan delapan nada *payload*: Nada "2, 4, 5, 7, 8, *, 0, 1" secara berurutan beserta jeda *silence* 20 ms di antaranya. Ditambah juga *Additive White Gaussian Noise* (AWGN) pada sinyal tersebut.
- Memperbaiki skrip *testbench* integrasi (`tb_dtmf_integration.vhd`) untuk membaca fail `audio_test.txt` buatan skrip MATLAB tersebut sebagai *input stimulus*. Validasi berhasil jika *output* decode DTMF dari ModelSim persis menghasilkan kunci yang dibentuk oleh MATLAB meskipun telah diberi *noise*.
- Menambahkan konstanta ambang batas daya absolut (`constant THRESHOLD`) sebesar "0x003E8" (nilai maksimum detektor Goertzel saat periode diam / *noise*) di dalam modul-modul pembandingan (`lowcomparator.vhd`, `highcomparator.vhd`). Sinyal yang masuk kini wajib memiliki daya yang lebih tinggi dari `THRESHOLD` agar dianggap sebagai nada valid guna mencegah *noise* dalam mengorupsi sinyal *payload*.

```

% 3. Pembentukan Sekuens Preamble (Flag dan Mark)
% Nada '#' (Flag) = 941 Hz + 1477 Hz
% Nada '3' (Mark) = 697 Hz + 1477 Hz
tone_flag = gen_dtmf(941, 1477);
tone_mark = gen_dtmf(697, 1477);

% 4. Pembentukan Sekuens Payload (Contoh Kunci 24-bit)
% Berdasarkan pemetaan RTL (decision.vhd):
% 000=1, 001=2, 010=4, 011=5, 100=7, 101=8, 110=*, 111=0
tone_p1 = gen_dtmf(697, 1336); % Nada '2' (001)
tone_p2 = gen_dtmf(770, 1209); % Nada '4' (010)
tone_p3 = gen_dtmf(770, 1336); % Nada '5' (011)
tone_p4 = gen_dtmf(852, 1209); % Nada '7' (100)
tone_p5 = gen_dtmf(852, 1336); % Nada '8' (101)
tone_p6 = gen_dtmf(941, 1209); % Nada '*' (110)
tone_p7 = gen_dtmf(941, 1336); % Nada '0' (111)
tone_p8 = gen_dtmf(697, 1209); % Nada '1' (000)

% 5. Penggabungan Sinyal Sesuai Aturan Timing FSM
signal = [tone_flag, silence, tone_mark, silence, ...
          tone_p1, silence, tone_p2, silence, ...
          tone_p3, silence, tone_p4, silence, ...
          tone_p5, silence, tone_p6, silence, ...
          tone_p7, silence, tone_p8];

% 6. Injeksi Additive White Gaussian Noise (AWGN)
% Menggunakan SNR 10 dB sebagai baseline pengujian
snr_db = 10;
noisy_signal = awgn(signal, snr_db, 'measured');

```

```

0CC4
1F66
158C
4C5A
48D4
5A03
5F50
48C4
6711
4E1E


```

Hasil

Validasi *Testbench*

- Hasil verifikasi integrasi secara *End-to-End* menunjukkan bahwa sistem mampu menyaring sinyal berderau, membuang interval jeda, dan mengekstrak kedelapan simbol *payload* DTMF: Nada "2, 4, 5, 7, 8, *, 0, 1" secara berurutan. Simbol-simbol tersebut berhasil dirangkai ulang oleh shift register menjadi kunci enkripsi 24-bit (x"29CBB8").

```
# TB waits 520 ms before pass/fail assert. Run slightly longer.]
# run 550 ms
# ** Note: RX payload symbol[0] = Nada '2' (Indeks 1)
#   Time: 100025960125 ps  Iteration: 0  Instance: /tb_dtmf_integration
# ** Note: RX payload symbol[1] = Nada '4' (Indeks 2)
#   Time: 140023400125 ps  Iteration: 0  Instance: /tb_dtmf_integration
# ** Note: RX payload symbol[2] = Nada '5' (Indeks 3)
#   Time: 180020840125 ps  Iteration: 0  Instance: /tb_dtmf_integration
# ** Note: RX payload symbol[3] = Nada '7' (Indeks 4)
#   Time: 220018280125 ps  Iteration: 0  Instance: /tb_dtmf_integration
# ** Note: RX payload symbol[4] = Nada '8' (Indeks 5)
#   Time: 260015720125 ps  Iteration: 0  Instance: /tb_dtmf_integration
# ** Note: RX payload symbol[5] = Nada '*' (Indeks 6)
#   Time: 300013160125 ps  Iteration: 0  Instance: /tb_dtmf_integration
# ** Note: RX payload symbol[6] = Nada '0' (Indeks 7)
#   Time: 340010600125 ps  Iteration: 0  Instance: /tb_dtmf_integration
# ** Note: RX payload symbol[7] = Nada '1' (Indeks 0)
#   Time: 380008040125 ps  Iteration: 0  Instance: /tb_dtmf_integration
# ** Note: INTEGRATION TEST PASSED
#   Time: 521000913750 ps  Iteration: 0  Instance: /tb_dtmf_integration
# quit -sim
# End time: 13:35:59 on May 11,2026, Elapsed time: 0:00:38
# Errors: 0, Warnings: 0
```

Desain dan Implementasi Sistem Pengamanan Komunikasi Suara Berbasis Enkripsi Frekuensi pada FPGA

Implementasi Frame Synchronization dengan VHDL
29 April - 6 Mei 2026

Tujuan

- Mengimplementasikan *hardware* RTL dan *testbench* Frame Synchronization berdasarkan MATLAB yang sudah dibuat
- Melakukan simulasi *testbench hardware* RTL Frame Synchronization
- Membandingkan nilai korelasi antara hasil simulasi MATLAB dan hasil simulasi *testbench*

Perbaikan RTL Frame Synchronization

Dari Frame Synchronization versi TA232402005, hal-hal yang dilakukan adalah


- Format *fixed-point*: Q3.13 untuk *input* dan *multiplier*, Q8.8 untuk *accumulator*, Q12.4 untuk *total power*, dan Q15.1 untuk *batch summation*
- LUT sebagai sumber sinyal “##3#” diubah agar merepresentasikan format *fixed-point* Q3.13 dan sumber sinyalnya juga ditambahkan *noise* di awal dan *noise* di akhir sama seperti simulasi MATLAB
 - 5120 sampel: 1280 sampel *noise* awal + 2560 sampel “##3#” + 1280 sampel *noise* akhir
- Implementasi logika *flagging* (Pendeteksian “#”) dan *marking* (Pendeteksian “3”) sesuai MATLAB
- *Frame size* 40 sampel/frame di *accumulator* (Framingv2.vhd) dan *batch size* 16 frame/batch (slidingv5.vhd)
- Perbaikan logika modul RTL

Perbaikan logika modul RTL yang dilakukan adalah

- *Fixed bug* “ping-pong” pada *accumulator* atau Framingv2.vhd (Ada dua sinyal untuk akumulasi dan saling umpan data satu sama lain yang menyebabkan data *corrupt* -> Satu sinyal saja)
- Penghapusan operasi *shift-left* sekali pada *accumulator* atau Framingv2.vhd yang mengakibatkan perkalian dua setiap akumulasi dan hal ini tidak ada di MATLAB
- Eliminasi *delay batch* pada *testbench* (slidingv5.vhd) dengan menambahkan *buffer* (Bisa dicek di *slide-slide* selanjutnya)
- Perbaikan *mismatch* tipe data *input* dengan tipe data dari sinyal referensi (*std_logic_vector* diubah ke *sfixed* di *top-level*)


Testbench ditambahkan sinyal-sinyal internal yang merepresentasikan hasil *batch summation*/hasil tahap akhir *frame synchronization* agar bisa menampilkan grafik seperti hasil simulasi MATLAB.

Penentuan Titik Batch untuk Perbandingan Simulasi



Ada 8 titik *batch* untuk **perbandingan nilai korelasi power** untuk masing-masing grup frekuensi antara hasil simulasi **MATLAB** dan hasil simulasi **testbench** di ModelSim. Pemilihan titik dilakukan sedemikian rupa karena **titik-titik tersebut** dapat dianggap sebagai **tren vital**.

Hasil *Testbench*: Delay 14 batches




Perbandingan MATLAB dan *Testbench*: Delay 14 batches

Batch	MATLAB (Nilai Korelasi Daya)			Batch	Testbench (Nilai Korelasi Daya)		
	697Hz	941Hz	1477Hz		697Hz	941Hz	1477Hz
33	5226.5000	7688.5000	7075.5000	47	5228.0000	7685.5000	7074.0000
49	5226.5000	7688.5000	7075.5000	63	5228.0000	7685.5000	7074.0000
51	5233.0000	6640.0000	6765.5000	65	5234.0000	6637.5000	6764.5000
55	5416.0000	5448.5000	6706.5000	69	5416.5000	5446.0000	6705.5000
63	6163.0000	4423.0000	6217.0000	77	6161.0000	4421.0000	6216.0000
69	6330.5000	6342.0000	6413.0000	83	6329.0000	6340.0000	6411.5000
76	5950.0000	8254.0000	7066.0000	90	5949.5000	8250.5000	7065.0000
83	4563.5000	6507.0000	6115.5000	97	4669.0000	6629.0000	6087.5000

Hasil Akhir:

Eror terbesar ada pada *batch* ke-83 untuk MATLAB dan *batch* ke-97 untuk *testbench*: 1.8749%

Hasil *Testbench*: Delay diperbaiki



Hal yang Perlu Diperhatikan:

Perhatikan sinyal “X” merah yang lebih banyak di *batch-batch* awal.

Perbandingan MATLAB dan *Testbench*: *Delay* diperbaiki

Batch	MATLAB (Nilai Korelasi Daya)			Testbench (Nilai Korelasi Daya)		
	697Hz	941Hz	1477Hz	697Hz	941Hz	1477Hz
33	5226.5000	7688.5000	7075.5000	5228.0000	7685.5000	7074.0000
49	5226.5000	7688.5000	7075.5000	5228.0000	7685.5000	7074.0000
51	5233.0000	6640.0000	6765.5000	5234.0000	6637.5000	6764.5000
55	5416.0000	5448.5000	6706.5000	5416.5000	5446.0000	6705.5000
63	6163.0000	4423.0000	6217.0000	6161.0000	4421.0000	6216.0000
69	6330.5000	6342.0000	6413.0000	6329.0000	6340.0000	6411.5000
76	5950.0000	8254.0000	7066.0000	5949.5000	8250.5000	7065.0000
83	4563.5000	6507.0000	6115.5000	4669.0000	6629.0000	6087.5000

Hasil Akhir:

Perbaikan yang dilakukan adalah ditambahkan **buffer** yang dapat **menampung 14 batches** sebelum sistem berjalan (Total batch 128 -> 114).

Rencana

- Mengintegrasikan *frame synchronization* ke *top-level* DTMF satu arah
- Melakukan pengujian *hardware* dari *top-level* DTMF satu arah yang sudah memiliki *frame synchronization* terbaru

Repository Pengerjaan Penelitian Rekayasa

GitHub: https://github.com/Sundsturm/EL4064_Encrypted-Voice-Communication-on-FPGA.git